Rechnerorganisation, Vorlesung, WS 2016/17, 19.12.2016, 17

Autor

Lars Bauer

Herausgeber

KIT | Webcast

Beteiligtes Institut

Institut für Technische Informatik (ITEC)
Fakultät für Informatik (INFORMATIK)

Genre

Vorlesung

Beschreibung

17 |
0:00:00 Starten
0:00:09 Fortsetzung Kapitel 7
0:00:53 Wiederholung: Organisationsprinzip des von Neumann Rechners
0:01:13 Wiederholung: Allgemeine Struktur
0:03:19 Wiederholung: 7.2 Klassifizierung von Halbleiterspeichern
0:03:38 Wiederholung: Statische CMOS-Speicherzellen
0:06:19 Wiederholung: Dynamische MOS-Speicherzellen
0:13:26 Dynamische MOS-Speicherzellen
0:26:14 7.3 Organisation von Speicherbausteinen
0:30:38 Beispiel: Selektieren einer Speicherzelle aufgrund der gegebenen Speicheradresse
0:32:08 7.4 Dynamische RAM-Bausteine
0:35:30 Adressierung eines dynamischen RAM-Bausteins
0:37:32 Auffrischen dynamischer RAMs
0:40:04 Aufbau der Auffrischlogik
0:40:49 DRAM Timing-Parameter
0:42:53 7.5 Techniken zur Zugriffsbeschleunigung
0:45:17 Fast Page Mode DRAM (FPM-DRAM)
0:46:02 Timing-Diagramm eines FPM-DRAM
0:47:12 FPM-DRAM
0:49:53 EDO-RAM
0:50:49 Timing-Diagramm eines EDO-DRAM
0:53:58 Zusammenfassung: FPM, EDO
0:54:27 SDRAM
0:57:31 Timing-Diagramm eines SDRAM
0:58:02 RDRAM / Concurrent - RDRAM / Direct RDRAM
0:59:44 DDRAM
1:01:44 DDR-SDRAM
1:02:48 7.6 Organisation des Hauptspeichers
1:04:24 7.6 Organisation des Arbeitsspeichers
1:06:24 Speicher-Belegungsplan (memory map)
1:07:59 Adressauswahl
1:13:43 Modularer Speicheraufbau
1:15:42 Typischer Aufbau einer Steckkarte
1:16:15 Beispiel eines Speichermoduls
1:17:57 Speichermodule-Typen

Laufzeit (hh:mm:ss)

01:20:34

Serie

Rechnerorganisation, Vorlesung, WS 2016/17

Publiziert am

23.12.2016

Fachgebiet

Informatik

Lizenz

KITopen-Lizenz