Rechnerorganisation, Vorlesung, WS 2016/17, 06.02.2017, 27

Autor

Lars Bauer

Herausgeber

KIT | Webcast

Beteiligtes Institut

Institut für Technische Informatik (ITEC)
Fakultät für Informatik (INFORMATIK)

Genre

Vorlesung

Beschreibung

27 |
0:00:00 Starten
0:00:07 Kapitel 10
0:00:32 Multiplex-Busschnittstelle
0:01:12 Systembausteine in einem Mikrorechner
0:01:32 Adressierung von Peripherie-Bausteinen
0:02:23 Ein-/Ausgabe-Verfahren
0:05:01 10.3 Behandlung von Ausnahmesituationen
0:06:04 Ursachen für Ausnahmebehandlungen
0:07:15 Prozessorexterne Ursachen
0:11:39 Prozessorinterne Ursachen
0:15:54 Berechnung der Startadresse der Interrupt Service Routine
0:19:48 Interrupt-Vektortabelle
0:22:10 Kapitel 11
0:22:34 Digitale Signalverarbeitung
0:24:04 Digitale Signalprozessoren
0:25:24 DSP-Einsatzbereiche
0:27:41 Aufbau eines digitalen Signalverarbeitungssystems
0:29:25 Analog/Digital-Umwandlung
0:33:55 Typische DSP-Algorithmen
0:40:07 Typische Bus- und Speicherstrukturen für DSPs
0:42:36 Gebräuchliche Zahlenformate
0:43:27 Rechenwerke
0:44:12 Grundstruktur eines Festkomma-DSP-Rechenwerks
0:48:23 Struktur des Rechenwerks moderner DSPs
0:53:11 Daten-Adresswerke
0:53:51 Aufbau eines DAGs
0:55:38 Beispiel zur Ringpuffer-Adressierung
1:00:03 Aufbau eines DSP-Steuerwerks
1:00:55 Komponenten des Steuerwerks
1:04:19 ADSP-218x von Analog Devices
1:07:08 Ausblick
1:07:23 Multi-/Many-Core Architectures
1:10:38 Field-Programmable Gate Array basiert auf Lookup Tables
1:15:36 i-Core Prototype
1:17:38 Timing-Analyzable Reconfigurable Systems
1:19:13 Today's Multi-/Many-core SoCs
1:20:28 Resource Managment for Multi-/Many-cores
1:21:42 Our Approach: Distributed Multi-Agent System
1:22:38 Atmel-based Prototype
1:23:33 Internet of Things (IoT)
1:24:01 Processing Layers
1:25:12 Example: Health-Monitoring

Laufzeit (hh:mm:ss)

01:27:07

Serie

Rechnerorganisation, Vorlesung, WS 2016/17

Publiziert am

16.02.2017

Fachgebiet

Informatik

Lizenz

KITopen-Lizenz