17: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2018, 10.07.2018

Autor

Mehdi Baradaran Tahoori

Herausgeber

KIT | Webcast

Beteiligtes Institut

Institut für Technische Informatik (ITEC)

Genre

Vorlesung

Beschreibung

17 |
0:00:00 Start
0:00:08 Genauere Analyse eines Übergangs
0:01:32 Verhalten des Flipflops bei Auftreten des Hasardfehlers
0:02:49 Kapitel 4.3
0:03:12 Einleitung
0:05:12 Asynchrones RS-Flipflop
0:05:39 Pegelgesteuertes RS-Latch
0:08:30 Ansteuertabelle (RS-Flipflop)
0:09:05 Herleitung der Ansteuertabelle
0:11:36 D-Flipflop
0:13:12 D-Latch
0:14:49 Angesteuertabelle des D-Latch
0:15:20 Pegelgesteuertes synchrones D-Flipflop
0:17:52 Taktflankengesteuertes D-Flipflop
0:25:48 Funktionsweise
0:26:38 Anmerkungen
0:27:51 Einflankengesteuertes D-Flipflop
0:33:26 Nebenbetrachtung
0:37:03 Schaltwerke mit D-Flipflops
0:39:12 Funktionsweise
0:41:18 Schaltwerke mit D-Latches
0:47:36 Folgerung
0:51:14 Zusatzbetrachtung für flankengesteuerte Flipflops
0:53:27 Setzzeit (Setup-) und Haltezeit (Hold-Time)
0:54:51 Zweiflankengesteuerte Flipflop
0:56:44 Zweiflankengesteuertes D-Flipflop
1:01:58 JK Flipflop
1:03:39 Beispiel
1:06:44 JK-Flipflops aus einem D-Flipflop
1:07:31 Schaltbild des synchronen JK-Flipflops
1:08:19 Ansteuertabelle
1:09:49 Herleitung der Ansteuertabellen
1:10:58 Beispiel: Asynchron rücksetzbares JK-Flipflop
1:15:10 T-Flipflop
1:16:03 T-Flipflop aus JK-Flipflop
1:16:17 T-Flipflop: Verkürzte Funktionstabelle
1:17:14 T-Flipflop: Ansteuertabelle
1:17:34 Zusammenfassung Flipflops
1:18:26 Wichtiges Hilfsmittek: Ansteuertabellen
1:18:35 Entwurf synchroner Schaltwerke

Laufzeit (hh:mm:ss)

01:20:49

Serie

Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2018

Publiziert am

11.07.2018

Fachgebiet

Informatik

Lizenz

KITopen-Lizenz