12: Echtzeitsysteme, Übung, SS 2017, 31.05.2017

Autor

Yingbing Hua

Herausgeber

KIT | Webcast

Beteiligtes Institut

Institut für Anthropomatik und Robotik (IAR)

Genre

Vorlesung

Beschreibung

12 |
0:00:00 Starten
0:00:10 Ergänzung der vorherigen Übung
0:02:42 Übung: Rechenarchitekturen und Busse
0:04:19 Aufgabe 1 - Mikrorechnertechnik
0:04:49 Aufgabe 1 a) Mikroprozessor
0:09:40 Aufgabe 1 b) Watchdog
0:14:36 Aufgabe 1 c)
0:15:38 Aufgabe 1 c) Einsatz einer Befehlspipeline
0:17:17 Skalarer Prozessor: Einen Befehl pro Takt verarbeiten
0:18:11 Superskalarer Prozessor
0:22:58 Aufgabe 2: Unterbrechungsbehandlung
0:23:24 Aufgabe 2 a) Unterbrechung
0:25:42 Aufgabe 2 c) Reaktionsmöglichkeiten auf eine Unterbrechung
0:27:13 Aufgabe 2 d) Eigenschaften einer Unterbrechungsbehandlung
0:28:58 Grundkonzepte von Bussystemen
0:29:23 Aufgabe 3 a)/c)
0:30:47 Aufgabe 3 a)/b)
0:31:35 Aufgabe 3 c)
0:32:50 Aufgabe 4: Synchroner Bus
0:33:12 Aufgabe 4 a) Signalleitungen eines synchronen Busses
0:37:31 Aufgabe 4 b) Lesezugriff über synchronen Bus
0:39:36 Aufgabe 4 c) Schreibzugriff über synchronen Bus
0:40:42 Aufgabe 4 d) Verzögerter Lesezugriff über synchronen Bus
0:41:37 Asynchroner Bus
0:42:22 Aufgabe 5: Asynchroner Bus
0:42:42 Aufgabe 5 a)
0:45:48 Wiederholung: asynchroner Systembus
0:46:33 Aufgabe 5 b)
0:50:39 Aufgabe 5 c)
0:51:26 Aufgabe 6: PCI-Bus
0:56:50 Aufgabe 7: PCIe-Bus
1:07:12 Aufgabe 8: PCIe-Bus

Laufzeit (hh:mm:ss)

01:19:46

Serie

Echtzeitsysteme, Vorlesung, SS 2017

Publiziert am

09.06.2017

Fachgebiet

Informatik

Lizenz

KITopen-Lizenz